# **IMAGE RECORDING DEVICE**

Publication number: JP2001203936

**Publication date:** 

2001-07-27

Inventor:

SCHWEER RAINER

Applicant:

THOMSON BRANDT GMBH

Classification:

~ international:

H01L27/146; H04N3/15; H04N5/335; H04N5/907; H01L27/146; H04N3/15; H04N5/335; H04N5/907;

(IPC1-7): H04N5/335; H01L27/146; H04N5/907

- European:

H01L27/146F2; H04N3/15E

Application number: JP20000374283 20001208

Priority number(s): DE19991059539 19991209

Also published as:


EP1107581 (A2) EP1107581 (A3) DE19959539 (A CN1300161 (A)

CN1163059C (C

Report a data error he

## Abstract of JP2001203936

PROBLEM TO BE SOLVED: To provide an image recording device which reduces the complexity of an A/D converter integrated together with a CMOS image sensor. SOLUTION: This image recording device is constituted by similarly integrating means for converting analog values accumulated in optical detecting elements into digital values and those means while allocated to a sensor matrix itself is allocated to the periphery of the sensor material. Comparators are allocated by the optical detecting elements; and an analog value is inputted to one input of a comparator and a ramp voltage is inputted to the other input. The output of the comparator is connected to a trigger input of a register having N-bit width. Here,  $\bar{N}$  is a natural number which is equal to or larger than 2. A number N corresponds to the number of the bits of a digital value which is generated. An output pulse of the comparator makes the register to store the buffer storage of a momentary value of the ramp signal in digital form in a buffer. This solving method, therefore, generates the ramp signal so that a digital value which should be converted is directly reflected.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-203936 (P2001-203936A)

(43)公開日 平成13年7月27日(2001.7.27)

| (51) Int.Cl.7 | 識別記号         | F I           | デーマコート*(参考) |
|---------------|--------------|---------------|-------------|
| H04N 5/       | /335         | H 0 4 N 5/335 | E           |
| H01L 27/      | <b>/</b> 146 | 5/907         | В           |
| H04N 5/       | <b>'907</b>  | H01L 27/14    | A           |

## 審査請求 未請求 請求項の数11 〇L (全 7 頁)


|   |   |         | 不開本 明本項(V数11 UL (宝 7 貝)   |
|---|---|---------|---|
| (21)出願番号                                | 特願2000-374283(P2000-374283)                       | (71)出願人 | 595033034   |
| (22)出顧日                                 | 平成12年12月8日(2000.12.8)                             |         | ドイチェ トムソンープラント ゲーエム<br>ベーハー   |
| (31) 優先権主張番号<br>(32) 優先日<br>(33) 優先権主張国 | 19959539, 9<br>平成11年12月9日(1999, 12.9)<br>ドイツ (DE) | (72)発明者 | Deutsche Thomson-Br<br>andt GmbH<br>ドイツ連邦共和国 デーー78048 ヴィリ<br>ンゲンーシュヴェニンゲン ヘルマンーシ<br>ュヴェーアーシュトラーセ 3<br>ライナー シュヴェーア<br>ドイツ連邦共和国,78078 ヴィリンゲン<br>ーシュヴェニンゲン,ラエルヒェンヴェー<br>ク 12 |
|   |   | (14)代理人 | 100070150<br>弁理士 伊東 忠彦 (外1名)  |

## (54) 【発明の名称】 画像記録装置

## (57)【要約】

【課題】 本発明の目的は、CMOSイメージセンサと 共に集積されるA/D変換器の複雑さを低減した画像記 録装置を提供することである。

【解決手段】 本発明の画像記録装置では、光検知要素に蓄積されたアナログ値をディジタル値に変換するための手段は同様に集積され、これらの手段は、一方ではセンサマトリクスそれ自身及び、他方ではセンサマトリクスの周囲へ割り当てられる。また、比較器が光検知の表に割り当てられ、比較器には一方の入力へアナログが入力され且つ他方の入力にはランプ電圧が入力される。比較器の出力はNビット幅を有するレジスタのトリガ入力に接続される。ここで、Nは、N≥2の自然数である。番号Nは、発生されるべきディジタル値のビットの数に対応する。比較器の出力パルスは、レジスタにディジタル形式のランプ信号の瞬時値のバッファ蓄積を起こさせる。従って、この解決方法では、ランプ信号は、変換されるべきディジタル値を直接反映するように形成される。



20

#### 【特許請求の範囲】

【請求項1】 複数の光検知要素を有し、光検知要素に 蓄積されたアナログ値をディジタル値に変換するための 集積された手段を有し、比較器が光検知要素毎に割り当 てられ、比較器には一方の入力へアナログ値が入力され 且つ他方の入力にはランプ信号が入力される、画像記録 装置であって、比較器の出力はNビット幅を有するレジ スタのトリガ入力に接続され、ここで、Nは、N≧2の 自然数であり、比較器の出力パルスは、レジスタにディ ジタル形式のランプ信号の瞬時値のバッファ蓄積を起こ 10 させることを特徴とする画像記録装置。

【請求項2】 光検知要素はマトリックス形式に配置され且つ、対応するセレクタによりロー又はコラムにアドレスされることができ、光検知要素に蓄積されたアナログ値はロー又はコラムに変換され、ローとコラムに設けられた光検知要素と同じ数のレジスタが並列に配置される請求項1記載の画像記録装置。

【請求項3】 ランプ信号は、ロー又はコラムのアナログ値の変換のために、周期的に再スタートされる請求項 1或は2記載の画像記録装置。

【請求項4】 ランプ信号は値ゼロから最大値まで連続して増加し、ランプ信号の増加の数は、A/D変換の望ましいビット分解能により決定される値に対応する請求項乃至3のうちのいずれか一項に記載の画像記録装置。

【請求項5】 ランプ信号の増加毎の信号変化は、値の 全範囲に亘って一定である請求項4記載の画像記録装 置。

【請求項6】 ランプ信号の増加毎の信号変化は、可変であり、変換の性質を人間の目の性質に適合させるために、特に値の範囲の第1の領域は第2の領域よりも小さ 30 い請求項4記載の画像記録装置。

【請求項7】 シフトレジスタが設けられ、並列に配置されたレジスタのエントリはランプ信号周期の最後の後にコピーされる請求項3万至6の内のいずれか一項記載の画像記録装置。

【請求項8】 ランプ信号は、下流に接続されたD/A 変換器を伴なうカウンタで発生される、請求項1乃至7 のうちのいずれか一項記載の画像記録装置。

【請求項9】 カウンタの現在のカウンタ値は、レジスタン複数のレジスタの入力へ渡される請求項8記載の画 40像記録装置。

【請求項10】 画像記録裝置は、ビデオ画像を発生するのに設計され、光検知要素に蓄積されたアナログ値はローに変換され且つランプ信号の周期はビデオラインの継続時間に対応する請求項2乃至9のうちのいずれかー項記載の画像記録装置。

【請求項11】 画像録画像値の実現のために、CMO Sチップ技術が使用されている請求項1乃至10のうちのいずれか一項記載の画像記録装置。

## 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、例えば、ビデオカメラ、ディジタルカメラ等に使用される画像記録装置に関する。用語ディジタルカメラはここでは、ディジタル写真に関する装置を意味する。

#### [0002]

【従来の技術】半導体イメージセンサを有する画像記録 装置は、従来技術から既に比較的長い間既知である。いわゆるCCDアレイ(電荷結合素子)の最初のイメージセンサは、いわゆるバケットブリゲート原理に基づき動作する。CCDアレイはシリコンウェーハー上でも製造されるが、それにも関わらず特別な技術を要し、同じチップ上に他の要素を集積することが難しい。従って、これらの画像記録装置では、光検知要素により集められた電荷をディジタル値に変換することは、A/D変換器を使用して、アレイの外で行われる。

【0003】近年いわゆるCMOS画像センサも民生用電子に関連する装置で使用されている。それらは幾つかの大きな優位点がある。CMOSチップ技術は広まっている。それは、例えば、CMOSメモリモジュール又はCPUで使用される同じ製造ラインでCMOSイメージセンサを製造することを可能とする。製造ラインは、僅かに変換されねばならない。更に、CMOSイメージセンサは、1つのチップ上に、他のスイッチング装置を集積する可能性が得られる。例えば、A/D変換器とCMOSイメージセンサの1チップ上の集積は既に実現されている。しかし、画像最適化要素と画像圧縮装置も集積の考えもえられる。

【OOO4】CMOSイメージセンサの状況の従来技術 の概略は、1999年月のIEEEジャーナル固体回 路、34巻No. 3第348ページから356ページ の"CMOSイメージセンサのためのナイキストレート 画素レベルADC"に記載されている。この文書は、共 に集積された画素毎のA/D変換器を同様に含むCMO Sイメージセンサを開示する。この場合には、各画素要 素に対する基本構成は、光検知要素により蓄積された電 荷は比較器の1つの入力に与えられる。ランプ信号は、 比較器の他の入力へ渡される。ランプ信号は、階段状信 号に対応し、即ち、増加の数で連続して増加する。Dフ リップフロップは比較器の下流に接続されている。ラン プ信号から得られたクロック信号は、フリップフロップ のD入力へ与えられる。比較器の出力は、フリップフロ ップのトリガ入力Gへ接続されている。ランプ信号から 得られたクロック信号は、ランプ信号に増分が加算され るたびに、その論理状態を変化する。フリップフロップ のQ出力は、配置のディジタル出力を表す。この配置 は、比較器での現在のアナログ値を、ビットシリアル に、ディジタル値に変換する。

#### [0005]

50 【発明が解決しようとする課題】この解決方法では、ラ

ンプ信号は変換されるビット毎に再スタートされねばな らないこの例により、蓄積されたアナログ値をmビット の分解能で変換したい場合には、少なくとも2m-1回 のパスが必要である。

【0006】これはかなり複雑であり、この従来技術を 出発点として、本発明の目的は、CMOSイメージセン サと共に集積されるA/D変換器の複雑さを低減するこ とである。

#### [0007]

【課題を解決するための手段】この目的の組は、独立請 10 求項1に記載の特徴より達成される。

【0008】本発明に従った画像記録装置では、光検知 要素に蓄積されたアナログ値をディジタル値に変換する ための手段は同様に集積され、これらの手段は、一方で はセンサマトリクスそれ自身及び、他方ではセンサマト リクスの周囲へ割り当てられる。また、比較器が光検知 要素毎に割り当てられ、比較器には一方の入力へアナロ グ値が入力され且つ他方の入力にはランプ電圧が入力さ れる。既知の解決方法とは異なり、比較器の出力はNビ ット幅を有するレジスタのトリガ入力に接続される。こ 20 こで、Nは、N≥2の自然数である。番号Nは、発生さ れるべきディジタル値のビットの数に対応する。比較器 の出力パルスは、レジスタにディジタル形式のランプ信 号の瞬時値のバッファ蓄積を起こさせる。従って、この 解決方法では、ランプ信号は、変換されるべきディジタ ル値を直接反映するように形成される。解決方法は、所 望のビット分解能に関わらず、変換されるべきランプ信 号は変換当り1回であるという優位点を与える。画像記 録装置に画素毎の追加のフリップフロップを供給する必 要はない。

【0009】独立請求項に提示された手段により、更な る優位点と改良が可能である。光検知要素のマトリクス 形式の配置の場合には、ロー又はコラムのアドレッシン グは、アナログ値がロー又はコラムに変換されるように 行われることができ、Nビット幅を有し且つ、並列に配 置されたレジスタの数は、ローとコラムに設けられた光 検知要素と同じ数のレジスタのみでなければならない。 この結果、集積化の複雑さは、低減され、そして、比較 的少ないNービットレジスタがのみが設けられればよ

【0010】ロー又はコラムの実現又は変換と関連し て、ロー又はコラムのアナログ値の変換ごとに、ランプ 信号が周期的に再スタートされる場合には優位である。 【〇〇11】ランプ信号は各時点でディジタル値を反映 するように構成されるべきである。これは、単純な方法 で実現される。このために、アナログ測定値の全範囲が 単にランプ信号により包含される必要があり、そして、 増分の数は所望のビット分解能に対応しなければならな い。例により、8ビット分解能を達成したい場合には、

ナログ測定値の範囲の最大は最大の可能な値255で達 しなければならない。

【〇〇12】ランプ信号の増分が可変であり、特に値の 第1の範囲の領域は第2の領域よりも小さい場合には優 位である。変換の性質を、人間の目の性質に適合させる ことができる。これは、人間の目は、ある基本的な輝度 を超えたときには、輝度の変化に人間の目があまり感度 良く応答しないためである。精密な分解能は低輝度の範 囲で達成される。

【0013】更に、シフトレジスタが設けられ、Nビッ ト幅を有し並列に配置されたレジスタのエントリはラン プ信号周期の最後の後にコピーされるならば優位であ る。レジスタ内容をシフトレジスタへ再び高速にコピー することは、次のロー又はコラムのアナログ値の変換の ためのレジスタ内の自由空間を形成する。シフトレジス タへ受け入れられた値は、順番に読み出され、そして、 従来のRAMメモリ又は他の特別な画像メモリへ書きこ まれる。これは、次のランプ信号周期内で行われ、そし て、並列して、次のロー又はコラムの変換が進められ

【0014】ランプ信号は、下流に接続されたD/A変 換器を伴なうカウンタで優位に発生される。この解決方 法に対しては、カウンタのそれぞれのカウンタ値が、A /D変換に必要とされるレジスタの入力へ渡される。比 較器の出力パルスは、レジスタの書きこみパルスを発生 し、そして、このようにレジスタは入力で有効に現在の カウンタ値を受け入れる。

【0015】画像記録装置がビデオ画像を発生するのに 使用される場合には、アナログ値はローに変換され、ラ ンプ信号の周期はビデオラインの継続時間に対応すると いう優位点がある。

【0016】本発明に従った画像記録装置は、CMOS チップ技術を使用して優位に製造される。

### [0017]

30

【発明の実施の形態】本発明を、ディジタルカメラを例 に説明する。そのような装置は静止画 (写真) を直接デ ィジタル形式で記録するのに使用される。図1は、その ような装置の単純化したブロック図を示す。ディジタル カメラの光学部品は図1では省略している。それらは、 特に、対物レンズ、絞り、シャッタと、オーディオとフ オーカス、自動時間及び絞り機構、フラッシュ発生等の ような電子的な補助装置を含む。存在するコンピュータ インターフェースも省略されている。参照番号10は、 CMOS画像記録装置を示す。以下に構成を詳細に示 す。CMOS画像記録装置10は、データ、アドレス及 び制御バス40を介してマイクロプロセッサ20に接続 されている。RAMメモリ30も、データ、アドレス及 び制御パス40に接続されている。記録された画像は、 前記RAMメモリに蓄積され、そして、コンピュータイ ランプ信号は、0-255へ増加しなければならず、ア 50 ンターフェースを介して、コンピュータへ送られ又は、

画像を印刷するのに使用されるプリンタへ転送される。 RAMメモリ30へのCMOS画像記録装置10のデータの転送は、マイクロプロセッサ20により制御される。後者は、対応する設計が与えられており、同じにディジタルカメラ内で更なる制御タスクを行う。上述の例は既に述べた自動時間及び絞り機構を含み、また、自動フォーカスシステムとフラッシュ制御と存在するキーを通したユーザ命令入力の処理の全体も含む。

【0018】CMOS画像記録装置100構成を図2を参照して以下に説明する。画像記録装置10は、光検知 10 CMOS光センサ11を含む。これらのCMOS光センサ11は、図2の別々のブロックとして各々が示されている。これは、それぞれのブロックに配置されているのは、CMOS光センサ単独ではなく、A/D変換に重要な更なる構成要素も含み、以下に詳細に説明する。各光検知要素は、記録されるべき画像の個々の画素の光を検出する。従って、できるだけ多くのCMOS光センサをマトリクスに配置することが好ましい。100万以上の光センサを有するCMOS画像記録装置は、既に現在製造されている。 20

【0019】カラー画像を記録する場合には、3原色RGBを各場合に別に記録することが必要である。これは、例えば、各々にカラーフィルタされた光が送られる、3つの異なるCMOS画像記録装置10をカメラ内に配置することによりできる。3つの異なる画像記録装置ではしかし、CMOS画像記録装置10の構成原理に変化はない。

【0020】画像記録装置の露光後に、光センサ11に 蓄積された電荷の量を読み出すために、ローレセクタ1 2が図2に設けられる。画像ラインはそれゆえに、個々 30 に選択される。画像ライン当りの対応する制御線は図2 の画像ラインの各光センサ11に経路が選択される。こ れらの制御線は、参照番号17により示される。各光検 知セル11内で、ロー選択信号は、それぞれの出力線1 8を開放するために動作する。図2の例の配置は、コラ ムの光センサ11の出力線は、相互に接続され、単一の 選択線を介して記録するマトリクスから出力経路が選択 される。ロ一選択信号はコラムの度の光センサ11をコ ラム出力線18へ接続するかを定義する。これは、画像 ラインの光センサ11は、個々に全てが評価されること 40 を保証する。このために、レジスタブロック15が光セ ンサのマトリクスの出力に設けられている。このレジス タブロック15内では、画像ラインに存在する光センサ 11と同じ数のレジスタ14が並列に配置される。出力 線18は各々が関連するレジスタ14の制御入力に接続 されている。また、レジスタと出力線18の間には、信 号の調整のために、それぞれの増幅段階が設けられてい る。レジスタブロック15は、更に2つのクロック信号 が供給され、1つは、リセット信号Rとして指定され

は、ランプ信号発生装置13に接続されていることである。言い換えると全てのレジスタ14は、同じデータ入 力値を受ける。これは以下に詳細に説明する。

【0021】ランプ信号発生装置13は、各画像ラインに関して別の出力を有する。ランプ信号は、各々の場合に、選択された画像ラインに関して発生される。ランプ信号発生については、クロック信号とリセット信号がこの装置に入力される。ランプ信号出力ラインは、参照番号19により指定されている。

【0022】シフトレジスタ16も、レジスタブロック 15の隣に配置されている。前記シフトレジスタは、個 々のレジスタ14のエントリーを受けるように働く。従 って、各レジスタ14のデータ出力は、対応するシフト レジスタ16のパラレル入力に接続されている。レジス タ値はランプ信号周期の最後で受け入れられ、以下にこ の詳細を示す。データがシフトレジスタ 1 6 に受けられ たなら、バス接続40を介して、RAMメモリブロック 30へ送られ得る。これは、シフトレジスタ16に蓄積 されたデータワードの数に対応する幾つかのシフト動作 によりなされる。シフトレジスタ16は、好ましくは、 バレルシフタとして設計され、1ビット以上のシフト が、1クロック周期内で起こる。レジスタワードは個々 に読出しされるようになされるので、クロック周期当り のシフトは、レジスタワードの幅に対応するビット数に より行われるべきである。いかえると、レジスタ幅が8 ビットなら、クロック周期当りにそれぞれの8ビットの シフトである。

【0023】上述のCMOS画像記録装置10の動作方法の説明に関して、光センサ11の構成とランプ信号発生装置10の構成が予め説明されるなら優位である。

【0024】図3は、各光検知セル11の構造を示す。 光検知要素は参照番号111により示される。この場合 フォトダイオードが光検知要素として選択されている。 フォトダイオードの下流に接続されているのは、増幅ド ランジスタ112である。後者は、フォトダイオードにより集められそしてキャパシタンス(図示していない)により蓄積された電荷を増幅する。このように増幅された信号は、比較器113の入力に送られる。比較器113 は、非常に高速なスイッチングを保証するために例号は、シュミットトリガとして設計される。ランブ信号は、更に比較器113の入力へ与えられる。スイッチ114は、また比較器113の出力と、光検知セル11の出力間にも設けられ、そのスイッチは例えば、3値ドライバとして実現される。スイッチ114は、ロー選択制御線17を介して駆動される。

ト信号Rにより制御される。リセット信号は、クロック 信号から得られる。

【0026】ランプ信号は、カウンタと下流に接続され たD/A変換器の助けで簡単に発生される。これは、図 4に示されている。参照番号131は、カウンタを示 す。各場合にカウンタ値は、D/A変換器132に与え られる。後者は、カウンタ値を対応するアナログ値へ変 換する。そして、アナログ信号は、デマルチプレックス 装置133へ送られ、ここで、出力19の1つへ向けら れる。デマルチプレクサ133は、クロック入力として 10 リセットパルスを受信し、その結果、ランプ信号が、次 の画像ラインのために出力19へ送られる。重要なの は、現在のカウンタ値が同様にランプ信号発生装置13 から経路が選択されていることである。上述のように、 カウンタ値は、CMOS画像記録装置10のレジスタブ ロック15内のレジスタ14のデータ入力に与えられ る。

【0027】画像記録装置の動作の方法は、以下のよう である。露光後、光検知セル11は、A/D変換を受け そして、ローで読み出される。ランプ信号はリセットパ 20 ルスと同期して選択された画像ラインの全セルに与えら れる。ランプ信号は値Oで開始し、そして、シフトレジ スタ16ステップ内で値16まで増加する。この周期中 に、比較器113は2つの入力を他の1つと比較する。 ランプ信号が他の入力にあるアナログ値を超えた場合に は、信号エッジが発生され、そして、関連するレジスタ 14の制御入力へ出力18を介して向けられる。これ は、レジスタ14にすぐにカウンタ131の現在のカウ ンタ値をバッファ蓄積させることを起こす。存在するア ナログ値の例は、図5で破線で示されている。この値は 30 11回目の増加ステップ後にのみ超えている。従って、 値11が関連するレジスタ14に、現在のカウンタ値と して蓄積される。この方法には、カウンタ値〇が検出さ れないという、問題がある。これは、アナログ値は、第 1の増加の後のみ越えられることができるが、しかし、 その後はカウンタ値は既に値1を有するためである。従 って、ここでの解決方法は、元来値0-15に関して必 要な4ビットカウンタの代わりに、5ビットカウンタが 使用されるがしかし、0-16のみがカウントされ、そ して、リセットパルスによりゼロにリセットされる。そ 40 して、レジスタにカウンタ値1がバッファ蓄積されたた 時には、この値には続いて値ゼロが割り当てられ、そし て、例えば、値16がパッファ蓄積された場合には、こ の値には値15が割り当てられる。これは、マイクロプ ロセッサ20により、シフトレジスタ16からの各読み 出された値から1を引くことにより簡単に行われ、そし て、これをその形式でRAMメモリ30に蓄積する。他 の解決方法もこの問題の解決にもちろん適用可能であ

ル写真には不適切である。CMOS画像記録装置10ビ ットの大きさのオーダーの分解能が更にこの場合には使 用されるべきである。これは、レジスタ14は少なくと も10ビットの幅を有さねばならず、カウンタ131は 少なくとも10ピットカウンタとして設計されねばなら ない。ランプ信号は、少なくとも0-1023から増加 される。上述したのと同じ解決方法が使用される場合に は、ランプ信号はロー1024からカウントされ、そし て、11ピットカウンタが使用され、レジスタ14も1 1ビット幅を有する。従って、シフトレジスタ16も嫡 合しなければならない。

【0029】ランプ信号発生のためのクロック信号は、 ディジタルカメラのアプリケーションの場合には、多く の画像が秒当りに記録されなばならない必要はないの で、特に高い必要はない。本発明に従った画像記録装置 がビデオカメラで使用される場合には、ここでは、要求 は異なる。しかし、8ビット分解能のA/D変換はこの アプリケーションに対して十分である。光検知セルは同 様にローで読み出される場合には、以下の要求がクロッ ク信号になされる。8 ビットの分解能と  $6.4 \mu$ sのビデ オライン長は、256×1/64μsのクロック周波数 となり、これは4MHzのクロック周波数となる。しか し、これは、今日の技術では問題ではない。今日のマイ クロプロセッサでの慣習と比較するとむしろ比較的低ク ロック周波数である。ビデオカメラでは、画像は既知の ラインインターレース法に従って、走査される。これ は、対応して指定されるべきローセレクタ12を必要と する。更に詳細には、変換されたデータがフィールドメ モリへ直接転送されることが意図されている場合には、 ローレセクタ12は、各場合に、リセット信号が到着し たときに、次のしかし1つのローを選択しなければなら ない。さらに、フィールドの最後で次のフィールドの、 オフセットに対応して配置される、最初のラインに切換 がなされることが保証されねばならない。しかし、この 問題は既に従来技術で解決され対応する回路が利用でき る。しかし、順次画像走査は、上述の本発明に従った画 像記録裝置をしようして簡単な方法で実現もされうる。 【0030】概して、シフトレジスタ16に対するクロ ック信号はランプ信号発生装置13からのクロック信号 と異なる。特に、全てのバッファ蓄積された値はランプ 信号周期内で読み出され、RAMメモリ30へ転送され ることが保証されねばならない。高速なクロック信号 は、この目的に必要である。これは、どのくらいの光検 知セル11が画像ラインに配置され、そして、どのくら いの分解能でA/D変換が行われるかによる。例によ り、256光センサ以上が画像ラインに設けられ8ビッ ト分解能ならば、シフトレジスタ16のクロック信号は 変換クロック信号よりも高周波数でなければならない。 例により、画像ラインに1024の光センサが設けられ 【OO28】A/D変換の4ビット分解能は、ディジタ 50 ている場合には、シフトレジスタ16のクロック信号

は、ビデオカメラアプリケーションの場合には、102  $4 \times 1/64 \mu s$  16MHzでなければならない。

【0031】ここで説明した実施例の多様な変形は可能 であり、本発明の範囲内であると見なされるべきであ る。

【0032】実施例では、ランプ信号のそれぞれの瞬時 の値がレジスタに蓄積される。用語レジスタは瞬時値を 蓄積できる他の構成要素を意味すると理解されるべきで ある。上述の例は、光検知セルの出力信号により停止さ れ且つそのうえ瞬時値をバッファ蓄積する並列に動作す 10 るカウンタである。

【0033】図5に示すランプ信号は、同じサイズのス テップを有する階段上の形式を有する。本発明の展開で は、ランプ信号は、異なる形式を有する。例えば、階段 状ステップは可変の高さを有しても良い。8ビット分解 能の場合には、例えば、望むなら、最初の127ステッ プは特定の第1の高さで設計され、そして、残りのステ ップは、異なるステップ高さで設計される。第1のステ ップの高さが第2のステップの高さよりも低い場合に は、人間の目の変換特性への変換特性の適合が簡単な方 20 法で達成される。特に、人間の目は、特定の基本的な輝 度が超えられている場合には、輝度の変化に低感度であ る。より精密な解像度は、低輝度範囲で達成される。し かし、他の範囲の分割も適切である。しかし、ステップ 高さの連続する変化も、例えば、対数変換特性を達成す るために考えられる。

【0034】ローに変換されるアナログ値の代わりに、 単純な方法でコラムデの変換を実現することが可能であ る。この目的のために、ローレセクタの代わりに、対応 するコラムセレクタが設けられねばならず、光センサ1 30 18 出力線 1の出力はローに接続されねばならない。

【0035】更に、複数のローとコラムも、アプリケー ションで必要であるならば、結合した方法で評価される ことができる。その場合には、対応する複数のレジスタ はレジスタブロック設けられ、シフトレジスタも対応し て拡大されねばならない。原理的には、アナログ値は画 素後とに変換もできる。その場合には、1つの画素に対 して有効な各場合に非常に高速なランプ信号が発生され ねばならずそして、1つのレジスタのみが設けられる必 要がある。しかしそれは、対応して高速に読み出されね 40 132 D/A変換器 ばならずそして、光検知セル11の出力19はマルチプ

レクサを介してレジスタの制御入力に接続されることが できねばならない。

【0036】他の実施例では、レジスタが各場合に別に 特に光検知セル11ごとに、設けられる。これはCMO S技術を使用して実現可能である。その場合には画素マ トリクスのサイズの低減をおそらく受け入れることが必 要である。

#### [0037]

【発明の効果】本発明により、CMOSイメージセンサ と共に集積されるA/D変換器の複雑さを低減した画像 記録装置を提供できる。

#### 【図面の簡単な説明】

【図1】ディジタルカメラの基本ブロック図である。

【図2】本発明に従った画像記録装置のブロック図であ

【図3】 画素毎に設けられている本発明に従った画像記 録装置のブロック図である。

【図4】ランプ信号発生装置のブロック図である。

【図5】ランプ信号及び、関連するクロック信号を示す 図である。

#### 【符号の説明】

- 10 CMOS画像記録装置
- 11 CMOS光センサ
- 12 ローレセクタ
- 13 ランプ信号発生装置
- 14 レジスタ
- 15 レジスタブロック
- 16 シフトレジスタ
- 17 口一選択制御線
- - 19 出力
  - 20 マイクロプロセッサ
  - **30 RAMメモリ**
  - 40 データ、アドレス及び制御バス
  - 111 光検知要素
  - 112 増幅トランジスタ
  - 113 比較器
  - 114 スイッチ
  - 131 カウンタ

  - 133 デマルチプレクサ

[図3]

